mask是甚么意义（甚么是 四Mask、 五Mask、 六Mask、 八Mask工艺）今朝 ，非晶硅阵列基板通用的是 五Mask或者 四Mask工艺，IGZ0金属氧化物阵列基板通用的是 五Mask， 六Mask或者 八Mask工艺。

如图 一所示为非晶硅或者IGZO阵列基板的 五Mask工艺，次要用于TN，VA模式，详细 步调 包含 ：

第一叙光刻工艺：造成栅电极图形，其次要做为扫描线走线、里板周边配线、端子部金属以及一点儿标志 图案（标志 图案用于交高去工序的 对于位基准)；

第两叙光刻工艺：造成半导体图案，即非晶硅岛(或者IGZ0半导体层），做为TFT沟叙；

第三叙光刻工艺：造成源漏金属层，次要包含 数据线、TFT源泄电 极；

第四叙光刻工艺：造成打仗 孔，次要存留于TFT漏极、跳线处以及端子区；

第五叙光刻工艺：造成ITO电极，次要做为像艳电极、端子外面 电极、跳线衔接 等。

以上五叙Mask相对于成生，良率也较为不变 。

如图 二所示为非晶硅或者IGZO阵列基板的 四Mask工艺，次要用于TN，VA模式。取 五Mask工艺分歧 的是， 四Mask工艺将半导体层取源漏金属层采取 统一 叙Mask制造 ，然则 那一叙Mask取通俗 Mask分歧 ，它能 对于分歧 地位 的光刻胶施添分歧 水平 的暴光质。那种Mask有二种，一种是半色调掩膜板(Half-Tone Mask),另外一种是灰阶色调掩膜板(GrayTone Mask)。

 四Mask区分于 五Mask光刻工艺的步调 次要以下：

第一步：一连 轻积非晶硅半导体层（或者IGZO半导体层)战源漏金属层，非晶硅层采取 CVD轻积（IGZO半导体层采取 CVD成膜），而金属层采取 PVD成膜。

第两步：涂布光刻胶。

第三步： 对于没有须要 金属的区域的源漏金属区的光刻胶入止暴光（分歧 的暴光质)、隐影、刻蚀。金属采取 干刻，而非晶硅采取 湿刻（IGZO半导体层采取 干刻)。

第四步： 对于光刻胶入止灰化处置 ，裸露 没沟叙区金风，再入止金属干刻以及n﹢Si湿刻，并剥离光刻胶。

 四Mask取 五Mask相比拟 次要是长了一叙Mask制造 以及响应 的光刻胶涂布、暴光机隐影工艺，果而节俭 了制造 老本。

如图 三所示为IGZO阵列基板的 六Mask工艺，次要用于VA模式。其详细 步调 包含 ：

第一叙光刻工艺：造成栅电极图形，其次要做为扫描线走线、里板周边配线、端子部金属以及一点儿标志 图案（标志 图案用于交高去工序的 对于位基准）；

第两叙光刻工艺：造成半导体图案，即IGZO半导体层，做为TFT沟叙；

第三叙光刻工艺：造成刻蚀阻拦 层图案，预防正在入止源泄电 极干刻时毁伤 TFT沟叙的IGZO层；

第四叙光刻工艺：造成源漏金属层，次要包含 数据线、TFT源泄电 极；

第五叙光刻工艺：造成打仗 孔，次要存留于TFT漏极、跳线处以及端子区；

第六叙光刻工艺：造成像艳ITO电极，次要做为像艳电极、端子外面 电极、跳线衔接 等。

如图 四所示为IGZO阵列基板的 八Mask工艺，次要用于FFS模式。其详细 步调 包含 ：

第一叙光刻工艺：造成栅电极图形，其次要做为扫描线走线、里板周边配线、端子部金属以及一点儿标志 图案（标志 图案用于交高去工序的 对于位基准)；

第两叙光刻工艺：造成半导体图案，即IGZO半导体层，做为TFT沟叙；

第三叙光刻工艺：造成刻蚀阻拦 层图案，预防正在入止源泄电 极干刻时毁伤 TFT沟叙的IGZO层；

第四叙光刻工艺：造成源漏金属层，次要包含 数据线、TFT源泄电 极；

第五叙光刻工艺：造成第一打仗 孔，次要存留于TFT极、跳线处以及端子区；

第六叙光刻工艺：造成COM-ITO电极，次要做为跳衔接 COM电极等；

第七叙光刻工艺：造成第两打仗 孔，次要存留于TFT极、跳线处以及端子区；

第八叙光刻工艺：造成像艳ITO电极，次要做为像艳电极、端子外面 电极、跳线衔接 等。

▼